[IT 동아] 엑시나, 핫칩스 2026서 CXL 기반 ‘MX1’ 관련 기술 발표··· 삼성과 CXL-PNM 성능도 입증

[IT동아 남시현 기자] 엑시나(XCENA)가 세계 최고 권위의 마이크로프로세서 및 집적회로 분야 반도체 콘퍼런스 ‘핫칩스 2026’에서 한국 팹리스 기업으로는 최초로 메모리 세션에 참여한다. 핫칩스는 미국 캘리포니아 주 스탠퍼드 대학에서 진행되는 만큼 그간 국내 AI 반도체 기업들과의 인연이 없었지만 2022년 리벨리온이 처음으로 ‘LightTrader’를 발표하며 국내 AI 반도체의 첫 핫칩스 진출을 이뤄냈다. 이후 2023년 하이퍼엑셀도 포스터로 LPU(LLM Processing Unit)을 소개했고, 2024년 퓨리오사AI가 정규 발표로 2세대 AI 신경망 처리 장치(NPU)인 RNGD를 정식 세션에서 발표하며 국산 AI 반도체가 핫칩스에서 주목할만한 존재감을 내기 시작했다.

지난해에는 리벨리온이 리벨 쿼드(현 리벨 100)의 현장 전시 및 라이브 데모를 진행했고, 올해 보스반도체가 이글-N, 엑시나가 MX1 핵심 정보를 발표하며 주목을 받고 있다. 올해에는 삼성전자와 SK 하이닉스의 메모리 반도체 발표는 물론 하이퍼엑셀, 퀄리타스, 오픈엣지 테크놀로지도 현장 전시 등을 진행해 역대 핫칩스 행사 중 국내 기업 비중이 가장 높은 상황이다.

엑시나는 차세대 PCIe 기반의 통합 인터페이스 표준 기술인 CXL(Compute Express Link) 기반의 메모리 반도체 장치를 설계하는 기업이다. CXL은 PCIe의 물리 계층을 활용해 CPU와 가속기, 메모리 장치 등을 고속으로 연결하고 메모리 확장·공유를 지원하는 개방형 인터커넥트 규격이며, 삼성전자가 CXL을 기반으로 한 메모리 확장 장치, 오픈소스 개발 도구, CXL 지원 D램 등을 개발 및 발표하며 시장을 선도하고 있다. 엑시나는 삼성전자와 CXL 기반 메모리 생태계에서 협력하며 올해 ‘XCENA MX1 CXL 연산 메모리 장치’ 역시 삼성전자와 공동으로 발표한다.

연단에는 김주현 엑시나 최고 제품 책임자와 소진인 삼성전자 메모리 시스템 아키텍트 담당 수석 디렉터가 함께 서서 엑시나의 MX1의 하드웨어 아키텍처 및 프로그래밍 모델, 실제 데이터 분석 기반 측정 결과를 발표했다. 엑시나는 지난해 ‘미래 메모리 및 스토리지(FMS 2025)’에서 처음 CXL 3.2 기반 지능형 메모리 MX1을 공개했으며, 지난해 11월에는 한국과학기술정보연구원과 업무협약을 맺고 차세대 국산 슈퍼컴퓨팅 인프라 및 대규모 AI 데이터 연산 환경 구축 사업에 착수한 바 있다.

올해 핫칩스에서는 MX1의 시스템 아키텍처와 메모리 아키텍처 등 내부 구성요소는 물론 삼성전자와 진행한 CXL-PNM(Processing-Near-Memory) 공동 연구의 핵심 내용을 공개한다. MX1의 시스템 아키텍처는 L2 캐시와 주소 변환 및 메모리 접근을 담당하는 TLB/MMU를 공유하는 64비트 RISC-V 기반의 메모리 연산 유닛(Memory Xceleration Unit, MU) 32개가 하나의 클러스터를 이루고, 4개 클러스터가 하나의 서브시스템으로 구성되는 구조다. 총 24개의 서브시스템을 통해 하나의 MX1에는 3072개의 MU가 탑재된다.

엑시나는 3072개의 MU 사이에서 발생하는 데이터 이동 병목을 줄이기 위해 자체 설계한 NoC(Network-on-Chip)를 동서, 남북 방향으로 배치하고, 칩 양쪽의 D램 컨트롤러와 공유 L3 캐시를 통해 메모리와 연결했다. 24개의 서브시스템은 각각 독립적인 작업을 수행할 수 있으며 이를 통해 RAG 벡터 검색이나 데이터 내 메모리 분석, 압축 등 대량의 메모리 접근과 병렬 처리가 필요한 작업을 데이터가 위치한 MX1 내부에서 직접 처리한다. 고성능 CPU 코어 대신 단순 명령어를 순서대로 처리하는 MU를 통해 코어당 회로 면적과 전력 소모를 줄인 것이다.

아울러 벡터연산이 필요한 작업은 MU가 아닌 벡터 처리 엔진(VPE)이 별도로 가속한다. VPE는 4개의 클러스터가 공유하며, 원소별 산술 연산, 벡터-스칼라 연산, 벡터 내적 등 RAG 벡터 검색에 활용되는 반복적인 벡터 연산을 전용으로 처리한다.

메모리 아키텍처는 명령어를 위한 I-캐시, 데이터용 D-캐시, 주소 변환용 D-TLB, 칩 전체가 공유하는 LLC로 구분된다. 명령어 캐시는 MU가 실행할 명령을 저장하는 캐시다. L1 명령어 캐시는 4개의 MU가 8KB를 공유하고, L2 명령어 캐시는 클러스터 내 32개 MU가 128KB를 공유한다. D-캐시는 연산에 필요한 데이터를 임시로 보관하며, 데이터 주소에는 호스트의 가상주소를 그대로 사용해 호스트의 메모리 공간과 연동한다.

D-TLB는 프로그램이 사용하는 가상주소를 물리주소로 변환할 때 필요한 주소 변환 정보를 임시 저장하는 캐시다. 클러스터마다 64KB 페이지용 1024개 엔트리를 두고, 1GB 대형 페이지용 엔트리 8개를 추가로 제공한다. 모든 클러스터는 데이터와 명령어를 함께 저장하는 128MB 규모의 공유 LLC를 사용해 외부 메모리 접근과 데이터 이동 부담을 줄인다.

해당 메모리 아키텍처는 3072개 MU의 효율적 활용을 위해 MU·클러스터·칩 전체 단위로 캐시와 주소 변환 기능을 계층화한 것이 특징이다. 일반 CPU가 소수의 코어와 큰 캐시 계층을 바탕으로 범용 처리와 단일 스레드 성능을 중시하고, GPU가 수많은 연산 장치로 대규모 병렬 산술 연산을 처리한다면 MX1은 메모리 가까이에 수천 개의 RISC-V 기반 MU를 배치해 메모리 대역폭 중심의 작업을 처리한다. 특히 MU가 호스트의 가상주소를 그대로 사용하고 클러스터 단위의 TLB/MMU를 통해 CXL 메모리에 접근하도록 설계해, 별도의 가속기 메모리 공간으로 데이터를 옮겨 관리하는 부담을 줄였다.

실행 환경은 ‘병렬 가속 라이브러리(Parallel Xceleration Library, PXL)’이라는 전용 런타임을 활용한다. 개발자는 수천 개의 MU를 직접 제어할 필요 없이 PXL을 활용해 자동으로 작업을 분배할 수 있다.

작업 효율 면에서는 CPU와 CXL 링크를 연결한 환경보다도 훨씬 효율적이다. ▲ CPU가 직접 연결된 DDR5 메모리에서 데이터를 읽고 연산하는 호스트 로컬 DRAM ▲ CPU가 외부 CXL로 연결된 호스트 오버 CXL ▲ MX1 자체 연산 세 가지 조건을 비교한 결과, MX1의 대역폭은 LIKE(문자열 패턴 검색)에서 초당 102GB, 집계 연산에서 초당 121GB의 처리량을 기록했으며, 작업 종류에 따라 호스트 로컬 DRAM 대비 최대 2배, 호스트 오버 CXL 대비 최대 4.7배 높은 처리량을 보였다.

에너지 효율은 에너지 1줄(J) 당 처리한 데이터양(GB/J)을 기준으로 비교했다. MX1은 호스트 오버 CXL 대비 최대 18.7배, 호스트 로컬 DRAM 대비로도 6.2배 높은 에너지 효율을 보여줬다. 실제 연산을 위해 추가로 사용된 전력은 CPU가 호스트 로컬 D램 조건에서 170~250W 수준인데 MX1은 41~88W 수준에 그쳤다. 해당 결과는 메모리 대역폭이 중요한 분석 작업의 경우 데이터와 저장장치, CPU가 서로 통신하는 것보다 MX1처럼 메모리 근처에서 직접 처리하는 것이 훨씬 빠르고 소비전력이 적다고 해석할 수 있다.

CXL-PNM은 CXL로 연결된 메모리 장치에서 근처 연산을 결합한 구조다. 엑시나 MX1은 ‘CXL 3.2 기반의 연산 가능한 메모리 장치’로 CXL-PNM이라 부를 수 있는데, 여기서 말하는 CXL-PNM은 이를 활용한 메모리 풀과 스위치, GPU 서버, 소프트웨어 등을 모두 묶은 전체 시스템을 뜻한다. 현재 서버용 표준 인터페이스인 PCIe 6세대는 8레인 구성일 때 대역폭이 초당 64GB다. 반면 DDR5-8400 4채널 전체 대역폭은 초당 268.8GB로 CXL 컨트롤러를 배치했을 때 병목이 발생한다.
MX1이 메모리 근처에서 데이터를 직접 처리하고 축약된 결과만 호스트로 전송하면, CXL 링크의 대역폭 제약을 우회하면서 DDR5의 높은 내부 대역폭을 PNM 연산에 활용할 수 있다.

이에 따라 메모리 계층이 엑시나 MX1을 배치한 것이 ‘삼성전자-엑시나 CXL 컴퓨테이셔널 메모리 시스템’이다. 이 시스템은 총 20TB의 메모리와 초당 2.7TB의 대역폭을 갖췄으며 리퀴드(Liqid) 사의 CXL 스위치가 붙는다. 이를 통해 여러 GPU 서버가 각자의 로컬 메모리와 별도로 대용량 CXL 메모리 풀을 공유할 수 있다. 덕분에 GPU 메모리 용량을 넘어서는 대규모 KV 캐시나 벡터 데이터베이스를 CXL 메모리 풀로 확장할 수 있다.

삼성전자는 이 시스템이 다양한 제조사에서 폭넓게 활용할 수 있도록 오픈컴퓨트프로젝트(OCP)의 미래기술 이니셔티브(FTI) 산하 데이터 중심 컴퓨팅(DCC) 워킹그룹을 통해 오픈소스 형태로 ‘NDC API(Near-Data-Computing API)’ 프로그래밍 인터페이스를 공개했다. 애플리케이션, 파이토치 등 상위 소프트웨어가 NDC API를 통해 PNM 장치를 호출하면, 엑시나 MX1는 PXL 런타임을 활용해 메모리 할당, MU 작업 분배 등을 수행하는 구조다. 삼성전자는 OpenXLA와 파이토치 PrivateUse1을 이용해 기존 코드 변경을 최소화하고 쓸 수 있도록 작업 중이다.

CXL-PNM 관련 실제 활용 사례도 제시됐다. 총 4.5테라바이트 규모에 5억 1200만 개 벡터로 구성된 RAG 벡터 검색을 CPU가 CXL에 직접 연결된 환경에서 실행했을 때 처리 성능은 0.23 QPS(시스템이 1초당 처리할 수 있는 검색 요청 횟수, 초당 쿼리 수)다. 여기에 PNM 10개를 활용하면 14.81 QPS로 약 64배 높다. 유효 읽기 대역폭도 전자는 초당 26GB, PNM은 초당 1625GB에 달했다.

GPU 메모리에 KV 캐시를 모두 가져오는 대신 MX1에서 부분 어텐션을 계산하고 결과만 GPU로 전달하는 GPU-PNM 하이브리드 어텐션 활용 사례도 제시됐다. 실험은 서버 2대에 총 10개의 MX1을 활용했으며, Llama 3.1 70B int8 모델을 엔비디아 RTX PRO 6000 블랙웰 96GB를 활용했다. 설정은 콘텍스트당 100K 토큰, GPU KV 캐시는 GPU당 8GB로 설정됐다.

배치 크기 1에서는 GPU 단독이 초당 5.28토큰, 하이브리드도 5.5토큰으로 비슷했지만, 배치 크기 5에서는 GPU 단독이 여전히 초당 5.28토큰일 때 하이브리드는 17.7토큰으로 3.35배 처리속도가 높아졌다. 에너지 효율도 3.84배 개선됐다. 따라서 긴 문맥의 LLM을 추론할 때 CXL-PNM을 활용하면 전력효율과 성능을 모두 높일 수 있다.

엑시나는 지난해 10월부터 글로벌 주요 고객사 및 파트너사를 대상으로 시제품 제공을 진행했으며, 지난 8월 4일 개최된 FMS 2026에서 양산 형태의 MX1 실물을 전시하고 KV 캐시 공유 기술까지 전시한 바 있다. 본격적인 양산은 내년 초로 잡혀있다. 핫칩스 2026을 통해 실제 MX1 실리콘을 기반으로 랙 규모 CXL-PNM 시스템과 RAG·LLM 추론 실증 결과까지 공개된 만큼, 샘플 단계에서의 성능도 충분히 입증한 것으로 보인다. 다음 단계는 실제 고객 환경에서의 성능 검증과 양산 확대가 제품 경쟁력을 판단할 기준이 될 전망이다.

IT동아 남시현 기자 (sh@itdonga.com)