[IT 동아] 보스반도체, 핫칩스 2026서 ‘이글-N’ 핵심 성능 공개

[IT동아 남시현 기자] 고성능 반도체 및 컴퓨터 아키텍처 기술 심포지엄 ‘핫칩스’가 현지시간으로 8월 23일부터 25일 사이 미국 캘리포니아 주 스탠퍼드 대학교에서 진행된다. 핫칩스는 칩을 직접 설계한 엔지니어가 참석해 내부 구조와 설계 철학, 실질 성능 등을 발표해 해당 반도체가 실제 현장에서 활용될 수 있음을 증명하는 자리이기도 하다. 올해 핫칩스에서는 엔비디아의 루빈 GPU와 베라 CPU, 인텔 다이아몬드 래피즈 및 크레센트 아일랜드, AMD 인스팅트 MI400 시리즈 아키텍처, Arm AGI 기반 CPU 및 서버 SoC 등 빅테크 기업들의 신제품 아키텍처 및 구성 요소가 소개되며 국내에서도 삼성전자와 SK하이닉스, 보스반도체, 엑시나가 발표 세션으로 참여한다.

차량용 시스템 반도체 설계 기업 보스반도체(BOS Semoconductor)는 임경묵 하드웨어 최고기술책임자가 참석해 ‘Eagle-N: 확장 가능한 자동차 AI를 위한 칩렛 기반 SoC’을 주제로 발표를 시작했다. 이글-N은 보스반도체가 설계 중인 차량용 AI 가속기로 지난해 완성차 샘플 테스트를 통과하고 독일 및 중국 기업에서 적용 가능성을 검토하고 있는 단계다.

이글N의 핵심 연산은 텐스토렌트 신경망 처리 장치를 장착하며 덴스(Dense) 기준 250TOPS(초당 250조 번 연산)이다. 덴스를 기준으로 한 것은 희소성에 따라 연산량이 다르게 표기될 수 있는 점을 고려해 순수 행렬 연산 기준으로 표기한 것이다. 그러면서도 INT8, FP8, BF16, 텐스토렌트 계열의 혼합 정밀도인 Mx 데이터 형식까지 지원해 다양한 AI 연산에 대응한다. 제조는 삼성 파운드리에서 5나노미터 공정으로 제조되며, 하베스팅 및 칩렛 구조로 다양한 성능을 지원한다고 기재했다.

칩렛 구조는 반도체 칩에 CPU, GPU, 메모리 등을 각기 다른 공정으로 제조한 뒤 하나로 패키징하는 기술로 단가는 낮추고 향후 특정 부분만 업그레이드하는 식으로 대응하는 기술이다. 하베스팅은 반도체 공정 중 수율이 떨어지는 일부 칩을 비활성화해 하위 등급의 제품으로 재활용하는 기술이다. 즉 보스반도체가 향후 이글N을 연산 성능 등에 따라 여러 성능 및 가격대로 확장하려 함을 알 수 있다.

설명 중 ‘첨단운전자보조시스템(ADAS) 메인 칩과 PCIe/UCIe로 통신’이라는 대목도 중요하다. 이는 곧 이글 N이 반드시 메인 처리 장치일 필요가 없이 AI 전용 보조 가속기로 쓰일 수 있음을 의미하며, 엔비디아 드라이브나 퀄컴 스냅드래곤 라이드같은 완전 통합형 차량용 SoC와도 보조를 맞출 수 있다는 말이 된다. 그러면서도 Arm의 코텍스-A53 쿼드코어와 LPDDR5X 메모리 반도체를 통해 독립된 형태로 동작할 수 있음을 강조한다.

차량용 반도체 인증 사양 측면에서는 자동차 기능 안전 국제 표준인ISO 26262 기준 ASIL-B, 스트레스테스트 신뢰성 표준 기준 AEC-Q100 Grade 2를 지향한다. AISL은 총 네 단계가 있으며 B는 자동차가 제어되기 힘든 수준이 있는 기능에 요구된다. AEC-Q100 Grade 2는 영하 40도에서 영상 105도 수준의 차량 실내에서 고장나지 않고 버틸 수 있음을 검증하는 등급이다.

반도체 내부 구성 측면에서는 CPU와 NPU, 보안 전용 코어 등은 하나로 묶고 외부 메모리와 인터페이스를 결합한 구조다. CPU에 해당하는 코텍스-A53은 최신 고성능 보다는 높은 전력 효율과 신뢰성을 갖춘 코어다. 호스트 CPU인 만큼 무거운 연산보다는 SoC를 관리하고 NPU에 작업을 지시하는 수준이다. 핵심 AI 연산은 텐스토렌트 트리티니 IP 기반의 텐식스 네오 클러스터가 12개로 구성된다. 각 클러스터당 컴퓨트 엔진은 4개며 총 48개의 연산 엔진이 카메라 객체 인식이나 운전자 모니터링, 신경망 추론 등의 작업을 진행하는 구조다.

구조 측면에서는 연산과 데이터 이동을 별도로 분리해 관리한다는 점이다. 12개의 텐식스 네오 클러스터가 4X5 형태의 메시 네트워크로 구성된다. 각 클러스터는 3MB의 공유 L1 SRAM을 갖춰 가중치와 활성값, 중간 연산 결과를 칩 내부에 최대한 유지한다. 행렬곱은 FPU가 담당하고, 주변에 배치된 4개의 RISC-V와 8개의 데이터 이동용 RISC-V가 장치가 필요한 데이터를 미리 공급해 FPU의 가동률을 높인다. 일반 AI 연산기와 다르게 차량 환경에서 꾸준하게 데이터를 처리하는 구조를 적용한 것이다.

메모리는 대역폭이 상당히 넓은 12채널 16비트 LPDDR5X 8533mbps로 구성돼 추론 작업에 따른 효율을 고려했고, UCIe STD 패키지를 32레인으로 구성해 다른 칩렛이나 가속기를 붙여 칩렛 기반 확장도 가능하도록 했다. 아울러 여러 개의 칩렛을 하나의 시스템처럼 묶어 쓰기 위한 오픈 칩렛 아틀라스(OCA) 체계를 활용해 전송에는 UCIe와 I3C, 통신 계층에는 AXI와 OCCP를 사용한다. 고속 데이터는 UCIe로 연결하고, 기능 관련 메시지는 I3C 채널을 활용하면서 다른 이글N과 직접 연결하거나 다른 메인 SoC에 보조 AI 칩렛으로 구성할 수 있는 구조다.

발표에서는 이글 N의 시제품이 어느정도 수준을 달성했으며, 향후 양산형 제품의 성능 목표도 제시됐다. 초기 검증형 실리콘은 64TOPS에 초당 120GB 대역폭의 64GB 메모리가 적용됐고, 보스반도체가 목표로 두는 이글 N 양산 버전은 250TOPS에 초당 204GB 대역폭의 최대 96GB 메모리가 적용된다. 양산 버전에는 UCIe까지 추가해 외부 SoC 및 칩렛과의 확장성까지 확보한다

보스반도체는 16비트 8채널 LPDDR5x 메모리와 PCIe 5세대 4레인 2열 구성 등으로 적용된 평가보드를 활용해 YOLO, ResNet, ViT, SSR, Qwen2.5-7B VLM, Llama 3.1-8B, Stable Diffusion, HRNet, UFLD, OFT, Panoptic-DeepLab까지 다양한 종류의 AI 테스트를 실제로 실행했다. 각 모델은 객체 검출과 이미지 분류는 물론 차선 인식, 3D 객체 검출, 자율주행용 장면 표현, LLM, 비디오 인식, 이미지 생성까지 종류가 다양해 이글 N이 단순 ADAS용 NPU가 아닌 비전, LLM, VLM까지 폭넓게 활용할 수 있는 범용 AI 가속기임을 보여준다.

실제 성능 평가에서는 메타 Llama 8B 모델을 단독 처리시 초당 17.3토큰, 4비트 양자화에 추측 디코딩을 함께 적용한 조건에서 초당 50토큰으로 처리했다. 컴퓨터 비전에서는 ResNet-50을 베치 사이즈 4(한 번에 이미지 4개를 묶어서 처리)에서 최대 6000프레임 이상 가능하다고 제시한다. 차량용으로는 비교적 큰 8B 언어모델, 실시간 주행 데이터 등도 온디바이스로 처리할 수 있음을 의미한다.

보스반도체는 이번 발표에서 A0 실리콘을 이용한 실제 AI 모델 구동 사례와 최종 이글-N의 목표 사양 및 성능 평가 결과를 함께 공개했다. 이를 통해 아키텍처 소개를 넘어 실제 실리콘 검증과 AI 워크로드 구동 단계까지 개발이 진행됐음을 제시했으며, 더 나아가 박재홍 대표가 최근 중국과 독일 고객사에 적용 가능성을 검토하는 단계라고 밝히기도 했다. 자동차 업계의 신기술 도입이 보수적인 점을 감안하면 실제 적용 시점까지는 시간이 더 걸릴 수는 있지만 핫칩스 2026을 통해 제품이 시장에 출격할 수 있는 조건이 완성 단계에 이르렀음을 알렸다는데 의의가 있다.

IT동아 남시현 기자 (sh@itdonga.com)